• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種通訊系統，適用於頻率偏移調變信號，包括時間數位轉換器、數位低通濾波器，以及數位信號處理器。時間數位轉換器用以接收頻率偏移調變信號的同相信號，並根據同相信號產生數位信號。數位低通濾波器用以接收數位信號，並根據數位信號產生包括N個連續字元之濾波信號。數位信號處理器用以將N個連續字元依次序分為N/2個字元組，其中N/2個字元組分別包括第一字元和第二字元，以及當第一字元和第二字元的差異值符合既定條件時，根據所有符合既定條件之第一字元和第二字元產生輸出資料和輸出時脈。
    公开号:TW201301821A
    申请号:TW100121783
    申请日:2011-06-22
    公开日:2013-01-01
    发明作者:Ting-Yuan Cheng；Jin-Lien Lin；Shih-Hsien Yang
    申请人:Richwave Technology Corp；
    IPC主号:H04L27-00
    专利说明:
    通訊系統
    本發明係關於一種通訊系統，特別係關於適用於頻率偏移調變(Frequency-Shift Keying，FSK)信號的通訊系統。
    第1圖係顯示先前技術之通訊系統100的示意圖。傳統的通訊系統100包括：天線101、低雜訊放大器(low noise amplifier)、混頻器(mixer)103、104、111、同相與正交分量產生器(in phase and quadrature component generator)105、本地振盪器(local oscillator)106、複數式濾波器(complex filter)107、限制器(limiter)108、帶通濾波器(band pass filter)109、延遲器(delay unit)110、低通濾波器(low pass filter)112，以及數位信號處理器(digital signal processor)113。
    在先前技術中，通訊系統100接收頻率偏移調變信號，再轉換為數位信號。然而，在轉換過程中，常有數位信號失真(distortion)的問題。
    本發明提供一種通訊系統，適用於一頻率偏移調變信號，包括：一時間數位轉換器，用以接收上述頻率偏移調變信號的一同相信號，並根據上述同相信號產生一數位信號；一數位低通濾波器，用以接收上述數位信號，並根據上述數位信號，產生包括N個連續字元之一濾波信號，其中N為一偶數正整數；以及一數位信號處理器，用以將上述N個連續字元依次序分為N/2個字元組，其中上述N/2個字元組分別包括一第一字元和一第二字元，以及當上述第一字元和上述第二字元的一差異值符合一既定條件時，根據所有符合上述既定條件之上述第一字元和上述第二字元產生一輸出資料和一輸出時脈。
    另外，本發明提供一種通訊系統，適用於一頻率偏移調變信號，包括：一時間數位轉換器，用以接收上述頻率偏移調變信號的一同相信號，並根據上述同相信號，產生一數位信號；一數位低通濾波器，用以接收上述數位信號，並根據上述數位信號，產生包括N個連續字元之一濾波信號，其中N為一偶數正整數；以及一數位信號處理器，用以將上述N個連續字元依次序分為N/2個字元組，其中上述N/2個字元組分別包括一第一字元和一第二字元，以及當上述第一字元和一既定值的一總合值符合一既定條件時，根據所有符合上述既定條件之上述第一字元和上述第二字元產生一輸出資料和一輸出時脈。
    第2圖係顯示根據本發明一實施例所述之通訊系統200的示意圖。如第2圖所示，通訊系統200適用於頻率偏移調變信號，可以包括：時間數位轉換器(time to digital convert，TDC)210、數位低通濾波器(digital low pass filter)212，以及數位信號處理器220。數位信號處理器220可以包括時脈與資料回復(clock and data recovery circit，CDR)電路222，以及儲存單元224。儲存單元224可以是記憶體(memory)。時間數位轉換器210可以接收頻率偏移調變信號的同相信號IS，並根據同相信號IS產生數位信號DS。數位低通濾波器212可以接收數位信號DS，並根據數位信號DS產生濾波信號FS，其中濾波信號FS可以包括N個連續字元W0、W1、W2、…、W(N-1)，且N為一偶數正整數，例如：6、8、10、12。連續字元W0、W1、W2、…、W(N-1)可以是8位元的字元。
    第3A圖係顯示根據本發明一實施例所述之時間數位轉換器210的示意圖。如第3A圖所示，時間數位轉換器210可以包括：延遲器310、D型正反器(D flip-flop)312，以及編碼器320。延遲器314可用以根據同相信號IS產生延遲信號S11。D型正反器314可用以根據延遲信號S11和同相信號IS產生暫存信號S12。編碼器320可用以根據暫存信號S12產生數位信號DS。
    第3B圖係顯示根據本發明另一實施例所述之時間數位轉換器210的示意圖。如第3B圖所示，時間數位轉換器210可以包括：限制器308、延遲器310、量化器314，以及編碼器320。限制器308可用以根據同相信號IS產生限制信號S21。延遲器310可用以根據限制信號S21產生延遲信號S22。量化器314可用以根據同相信號IS和延遲信號S22產生量化信號S23。編碼器320可用以根據量化信號S23產生數位信號DS。值得注意的是，第3B圖的量化器314和延遲器310組合合稱為延遲量化電路391，在一些實施例中，延遲量化電路391亦可以重複串聯多次，而不限於圖示中僅出現一次。
    第3C圖係顯示根據本發明另一實施例所述之時間數位轉換器210的示意圖。如第3C圖所示，時間數位轉換器210可以包括：限制器308、延遲器310、量化器314，以及編碼器320。限制器308可用以根據同相信號IS產生限制信號S31。延遲器310可用以根據同相信號IS產生延遲信號S32。量化器314可用以根據限制信號S31和延遲信號S32產生量化信號S33。編碼器320可用以根據量化信號S33產生數位信號DS。值得注意的是，第3C圖的量化器314和延遲器310組合合稱為延遲量化電路392，在一些實施例中，延遲量化電路392亦可以重複串聯多次，而不限於圖示中僅出現一次。
    第3D圖係顯示根據本發明另一實施例所述之時間數位轉換器210的示意圖。如第3D圖所示，時間數位轉換器210可以包括：限制器308、延遲器310、D型正反器312，以及編碼器320。限制器308可用以根據同相信號IS產生限制信號S41。延遲器310可用以根據限制信號S41產生延遲信號S42。D型正反器312可用以根據同相信號IS和延遲信號S42產生暫存信號S43。編碼器320可用以根據暫存信號S43產生數位信號DS。值得注意的是，在一些實施例中，第3D圖的節點N1、N2亦可用以重複串聯第3B圖的延遲量化電路391多次。
    第3E圖係顯示根據本發明另一實施例所述之時間數位轉換器210的示意圖。如第3E圖所示，時間數位轉換器210可以包括：限制器308、延遲器310、D型正反器312，以及編碼器320。限制器308可用以根據同相信號IS產生限制信號S51。延遲器310可用以根據同相信號IS產生延遲信號S52。D型正反器312可用以根據限制信號S51和延遲信號S52產生暫存信號S53。編碼器320可用以根據暫存信號S53產生數位信號DS。值得注意的是，在一些實施例中，第3E圖的節點N3、N4亦可用以重複串聯第3C圖的延遲量化電路392多次。
    第3F圖係顯示根據本發明另一實施例所述之時間數位轉換器210的示意圖。如第3F圖所示，時間數位轉換器210可以包括：限制器308、延遲器310，以及量化器314。限制器308可用以根據同相信號IS產生限制信號S61。延遲器310可用以根據限制信號S61產生延遲信號S62。量化器314可用以根據同相信號IS和延遲信號S62產生數位信號DS。
    第3G圖係顯示根據本發明另一實施例所述之時間數位轉換器210的示意圖。如第3G圖所示，時間數位轉換器210可以包括：限制器308、延遲器310，以及量化器314。限制器308可用以根據同相信號IS產生限制信號S71。延遲器310可用以根據同相信號IS產生延遲信號S72。量化器314可用以根據限制信號S71和延遲信號S72產生數位信號DS。
    第3H圖係顯示根據本發明另一實施例所述之時間數位轉換器210的示意圖。如第3H圖所示，時間數位轉換器210可以包括：量化器314、318、延遲器310、316，以及編碼器320。延遲器310可用以根據外部時脈ECLK產生延遲信號S81。延遲器316可用以根據延遲信號S81產生延遲信號S82。量化器314可用以根據同相信號IS和延遲信號S81產生量化信號S83。量化器318可用以根據量化信號S83和延遲信號S82產生量化信號S84。編碼器320可用以根據量化信號S83、S84產生數位信號DS。值得注意的是，在一些實施例中，第3H圖的節點N5、N6亦可用以重複串聯第3B圖的延遲量化電路391多次。
    第3I圖係顯示根據本發明另一實施例所述之時間數位轉換器210的示意圖。如第3H圖所示，時間數位轉換器210可以包括：量化器314、延遲器310、316、D型正反器312，以及編碼器320。延遲器310可用以根據同相信號IS產生延遲信號S91。量化器314可用以根據外部時脈ECLK和延遲信號S91產生量化信號S92。延遲器316可用以根據量化信號S92產生延遲信號S93。D型正反器312可用以根據外部時脈ECLK和延遲信號S93產生暫存信號S94。編碼器320可用以根據量化信號S92和暫存信號S94產生數位信號DS。值得注意的是，在一些實施例中，第3I圖的節點N7、N8亦可用以重複串聯第3C圖的延遲量化電路392多次。
    第4圖係顯示根據本發明一實施例所述之數位信號處理器220之執行步驟的流程圖400。數位信號處理器220可以接收濾波信號FS，並執行下列步驟。首先開始，在步驟S402中，將N個連續字元W0、W1、W2、…、W(N-1)依次序分為N/2個字元組，而N/2個字元組分別包括第一字元和第二字元。第5A圖係顯示根據本發明一實施例所述之流程圖400步驟S402的示意圖。如第5A圖所示，濾波信號FS包括N個連續字元W0、W1、W2、…、W(N-1)。數位信號處理器220可以將連續字元W0、W1分類為字元組WSET1，而將字元組W2、W3分類為字元組WSET2，以此類推。在字元組WSET1當中，第一字元、第二字元分別為連續字元W0、W1；而在字元組WSET1當中，第一字元、第二字元分別為連續字元W2、W3，以此類推。
    在步驟S404中，分別取得N/2個字元組的第一字元和第二字元的差異值。例如，差異值可根據方程式1計算出，如下所述。
    方程式1：
    |W j -W j +1|=D
    其中：參數Wj代表第一字元；
    參數Wj+1代表第二字元；以及
    參數D代表第一字元和第二字元的差異值。
    然後，在步驟S406中，比較差異值和既定值，判斷何者較大？若差異值大於既定值，在步驟S408，將第一字元和第二字元儲存在儲存單元224中；若差異值小於或等於既定值，在步驟S410，不儲存任何字元。在步驟S412中，判斷在儲存單元224中，是否已儲存達M個字元？其中M為一正整數。若是，在步驟S414中，取得M個字元的平均值；若否，回到步驟S406。
    在步驟S416中，根據平均值和N個連續字元，取得原始數據。第5B圖係顯示根據本發明一實施例所述之流程圖400步驟S416的示意圖。如第5B圖所示，詳細說明步驟S416如下：在步驟S416-1，分別比較N個連續字元和平均值；在步驟S416-2，分別判斷N個連續字元是否大於或等於平均值？若否，在步驟S416-3，選擇對應邏輯值為邏輯0；若是，在步驟S416-4，選擇對應邏輯值為邏輯1；最後，在步驟S416-5，將對應於N個連續字元的所有對應邏輯值依次序儲存為原始數據。
    在步驟S418中，將原始數據輸入時脈與資料回復電路222，根據原始數據取得輸出資料DATA和輸出時脈CLK。在步驟S420中，輸出輸出資料DATA和輸出時脈CLK，並結束流程。
    大致來說，數位信號處理器220先將N個連續字元W0、W1、W2、…、W(N-1)依次序分為N/2個字元組，N/2個字元組分別包括第一字元和第二字元。當第一字元和第二字元的差異值符合既定條件時，數位信號處理器220再根據所有符合既定條件之第一字元和第二字元產生輸出資料DATA和輸出時脈CLK。此時的既定條件可以包括差異值大於既定值。
    第6圖係顯示根據本發明一實施例所述之數位信號處理器220之執行步驟的流程圖600。流程圖600和流程圖400相似，而差異處為步驟S404和步驟S406分別取代為步驟S604和步驟S606。在步驟S604中，分別取得N/2個字元組的第一字元和既定值的總和值。例如，總和值可根據方程式2計算出，如下所述。
    方程式2：
    W j +C=S
    其中：參數Wj代表第一字元；
    參數C代表既定值；以及
    參數S代表既定值和第一字元的總和值。
    然後，在步驟S606中，比較總和值和第二字元，判斷何者較大？若總和值大於第二字元，在步驟S408，將第一字元和第二字元儲存在儲存單元224中；若總和值小於或等於第二字元，在步驟S410，不儲存任何字元。其後的步驟和流程圖400相似，不再重複說明。
    大致來說，數位信號處理器220先將N個連續字元W0、W1、W2、…、W(N-1)依次序分為N/2個字元組，N/2個字元組分別包括第一字元和第二字元。當第一字元和既定值的總合值符合既定條件時，數位信號處理器220再根據所有符合既定條件之第一字元和第二字元產生輸出資料DATA和輸出時脈CLK。此時的既定條件可以包括總合值大於第二字元。
    本發明根據平均值判斷N個連續字元W0、W1、W2、…、W(N-1)的邏輯位準，解決了傳統通訊系統中數位信號失真的問題。
    本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100、200．．．通訊系統
    101．．．天線
    102．．．低雜訊放大器
    103、104、111．．．混頻器
    105．．．同相與正交分量產生器
    106．．．本地放大器
    107．．．複數式濾波器
    108、308．．．限制器
    109．．．帶通濾波器
    110、310、316．．．延遲器
    112．．．低通濾波器
    113、220．．．數位信號處理器
    210．．．時間數位轉換器
    212．．．數位低通濾波器
    222．．．時脈與資料回復電路
    224．．．儲存單元
    312．．．D型正反器
    314、318．．．量化器
    320．．．編碼器
    400、600．．．流程圖
    CLK．．．輸出時脈
    DS．．．數位信號
    DATA．．．輸出資料
    ECLK．．．外部時脈
    FS．．．濾波信號
    IS．．．同相信號
    S11、S22、S32、S42、S52、S62、S72、S81、S82、S91、S93．．．延遲信號
    S12、S43、S53、S94．．．暫存信號
    S21、S31、S41、S51、S61、S71．．．限制信號
    S23、S33、S83、S84、S92．．．量化信號
    W0、W1、W2、W3、…、W(N-2)、W(N-1)．．．連續字元
    WSET1、WSET2、…、WSET(N/2)．．．字元組
    第1圖係顯示先前技術之通訊系統的示意圖；
    第2圖係顯示根據本發明一實施例所述之通訊系統的示意圖；
    第3A、3B、3C、3D、3E、3F、3G、3H、3I圖係顯示根據本發明一實施例所述之時間數位轉換器的示意圖；
    第4圖係顯示根據本發明一實施例所述之數位信號處理器之執行步驟的流程圖；
    第5A圖係顯示根據本發明一實施例所述之流程圖步驟的示意圖；
    第5B圖係顯示根據本發明一實施例所述之流程圖步驟的示意圖；
    第6圖係顯示根據本發明一實施例所述之數位信號處理器之執行步驟的流程圖。
    200．．．通訊系統
    210．．．時間數位轉換器
    212．．．數位低通濾波器
    220．．．數位信號處理器
    222．．．時脈與資料回復電路
    224．．．儲存單元
    CLK．．．輸出時脈
    DATA．．．輸出資料
    DS．．．數位信號
    FS．．．濾波信號
    IS．．．同相信號
    权利要求:
    Claims (24)
    [1] 一種通訊系統，適用於一頻率偏移調變信號，包括：一時間數位轉換器，用以接收上述頻率偏移調變信號的一同相信號，並根據上述同相信號產生一數位信號；一數位低通濾波器，用以接收上述數位信號，並根據上述數位信號，產生包括N個連續字元之一濾波信號，其中N為一偶數正整數；以及一數位信號處理器，用以將上述N個連續字元依次序分為N/2個字元組，其中上述N/2個字元組分別包括一第一字元和一第二字元，以及當上述第一字元和上述第二字元的一差異值符合一既定條件時，根據所有符合上述既定條件之上述第一字元和上述第二字元產生一輸出資料和一輸出時脈。
    [2] 如申請專利範圍第1項所述的通訊系統，其中上述既定條件包括上述差異值大於一既定值。
    [3] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一延遲器，用以根據上述同相信號產生一延遲信號；一D型正反器，用以根據上述延遲信號和上述同相信號，產生一暫存信號；以及一編碼器，用以根據上述暫存信號產生上述數位信號。
    [4] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述限制信號產生一延遲信號；一量化器，用以根據上述同相信號和上述延遲信號產生一量化信號；以及一編碼器，用以根據上述量化信號產生上述數位信號。
    [5] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述同相信號產生一延遲信號；一量化器，用以根據上述限制信號和上述延遲信號產生一量化信號；以及一編碼器，用以根據上述量化信號產生上述數位信號。
    [6] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述限制信號產生一延遲信號；一D型正反器，用以根據上述同相信號和上述延遲信號產生一暫存信號；以及一編碼器，用以根據上述暫存信號產生上述數位信號。
    [7] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述同相信號產生一延遲信號；一D型正反器，用以根據上述限制信號和上述延遲信號產生一暫存信號；以及一編碼器，用以根據上述暫存信號產生上述數位信號。
    [8] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述限制信號產生一延遲信號；以及一量化器，用以根據上述同相信號和上述延遲信號產生上述數位信號。
    [9] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述同相信號產生一延遲信號；以及一量化器，用以根據上述限制信號和上述延遲信號產生上述數位信號。
    [10] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一第一延遲器，用以根據一外部時脈產生一第一延遲信號；一第二延遲器，用以根據上述第一延遲信號產生一第二延遲信號；一第一量化器，用以根據上述同相信號和上述第一延遲信號產生一第一量化信號；一第二量化器，用以根據上述第一量化信號和上述第二延遲信號產生一第二量化信號；以及一編碼器，用以根據上述第一量化信號和上述第二量化信號產生上述數位信號。
    [11] 如申請專利範圍第1項所述的通訊系統，其中上述時間數位轉換器包括：一第一延遲器，用以根據上述同相信號產生一第一延遲信號；一量化器，用以根據一外部時脈和上述第一延遲信號產生一量化信號；一第二延遲器，用以根據上述量化信號產生一第二延遲信號；一D型正反器，用以根據上述外部時脈和上述第二延遲信號產生一暫存信號；以及一編碼器，用以根據上述量化信號和上述暫存信號產生上述數位信號。
    [12] 如申請專利範圍第1項所述的通訊系統，其中N等於8。
    [13] 一種通訊系統，適用於一頻率偏移調變信號，包括：一時間數位轉換器，用以接收上述頻率偏移調變信號的一同相信號，並根據上述同相信號，產生一數位信號；一數位低通濾波器，用以接收上述數位信號，並根據上述數位信號，產生包括N個連續字元之一濾波信號，其中N為一偶數正整數；以及一數位信號處理器，用以將上述N個連續字元依次序分為N/2個字元組，其中上述N/2個字元組分別包括一第一字元和一第二字元，以及當上述第一字元和一既定值的一總合值符合一既定條件時，根據所有符合上述既定條件之上述第一字元和上述第二字元產生一輸出資料和一輸出時脈。
    [14] 如申請專利範圍第13項所述的通訊系統，其中上述既定條件包括上述總合值大於上述第二字元。
    [15] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一延遲器，用以根據上述同相信號產生一延遲信號；一D型正反器，用以根據上述延遲信號和上述同相信號，產生一暫存信號；以及一編碼器，用以根據上述暫存信號產生上述數位信號。
    [16] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述限制信號產生一延遲信號；一量化器，用以根據上述同相信號和上述延遲信號產生一量化信號；以及一編碼器，用以根據上述量化信號產生上述數位信號。
    [17] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述同相信號產生一延遲信號；一量化器，用以根據上述限制信號和上述延遲信號產生一量化信號；以及一編碼器，用以根據上述量化信號產生上述數位信號。
    [18] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述限制信號產生一延遲信號；一D型正反器，用以根據上述同相信號和上述延遲信號產生一暫存信號；以及一編碼器，用以根據上述暫存信號產生上述數位信號。
    [19] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述同相信號產生一延遲信號；一D型正反器，用以根據上述限制信號和上述延遲信號產生一暫存信號；以及一編碼器，用以根據上述暫存信號產生上述數位信號。
    [20] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述限制信號產生一延遲信號；以及一量化器，用以根據上述同相信號和上述延遲信號產生上述數位信號。
    [21] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一限制器，用以根據上述同相信號產生一限制信號；一延遲器，用以根據上述同相信號產生一延遲信號；以及一量化器，用以根據上述限制信號和上述延遲信號產生上述數位信號。
    [22] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一第一延遲器，用以根據一外部時脈產生一第一延遲信號；一第二延遲器，用以根據上述第一延遲信號產生一第二延遲信號；一第一量化器，用以根據上述同相信號和上述第一延遲信號產生一第一量化信號；一第二量化器，用以根據上述第一量化信號和上述第二延遲信號產生一第二量化信號；以及一編碼器，用以根據上述第一量化信號和上述第二量化信號產生上述數位信號。
    [23] 如申請專利範圍第13項所述的通訊系統，其中上述時間數位轉換器包括：一第一延遲器，用以根據上述同相信號產生一第一延遲信號；一量化器，用以根據一外部時脈和上述第一延遲信號產生一量化信號；一第二延遲器，用以根據上述量化信號產生一第二延遲信號；一D型正反器，用以根據上述外部時脈和上述第二延遲信號產生一暫存信號；以及一編碼器，用以根據上述量化信號和上述暫存信號產生上述數位信號。
    [24] 如申請專利範圍第13項所述的通訊系統，其中N等於8。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5001439B2|2012-08-15|高分解能の時間／デジタル変換器
    JP4155406B2|2008-09-24|デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザ、及び、無線通信装置
    US8144043B2|2012-03-27|Shaping inter-symbol-interference in sigma delta converter
    US9397692B1|2016-07-19|Voltage-controlled oscillator | as first stage in an analog-to-digital converter | in combination with a digital filter for second or higher-order noise shaping
    JP4835012B2|2011-12-14|Ｄ級増幅器
    TWI587636B|2017-06-11|雜訊整形電路、數位時間轉換器、類比數位轉換器、數位類比轉換器頻率合成器、發送器、接收器、收發器、在輸入訊號中整形雜訊的方法
    US6975257B2|2005-12-13|Sigma-delta modulation
    US7180365B2|2007-02-20|Class D amplifier and a method of pulse width modulation
    US6437719B1|2002-08-20|Delta-sigma modulator for power amplification of audio signals
    TWI430627B|2014-03-11|通訊系統
    US10659074B2|2020-05-19|Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
    WO2014067100A1|2014-05-08|一种发射机、接收机及射频收发方法
    CN109150213B|2020-11-10|一种数字预失真系统
    JP2006238293A|2006-09-07|Ｄ級増幅器
    US9614514B2|2017-04-04|PWM modulation device and sound signal output apparatus
    JP2012147080A|2012-08-02|デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置
    US10211848B1|2019-02-19|Delta sigma modulator systems and methods
    JPWO2020175581A1|2021-12-23|デルタシグマ変調装置及び通信機器
    KR101678770B1|2016-11-22|저 지터 선형 디지털 제어 발진기에서의 프랙셔널 디더 제어 장치
    JP2005136475A|2005-05-26|データ伝送方法および装置
    JP2008270994A|2008-11-06|クロック再生回路
    JP2012114698A|2012-06-14|デルタシグマ型変調回路を用いたｄａ変換器、ｄａ変換方法、及びプログラム
    JP2017175497A|2017-09-28|Ａｄコンバータ及びオーディオ信号増幅器
    Adrian et al.2007|A review of design methods for digital modulators
    KR20140082182A|2014-07-02|병렬처리 시그마델타 변조기 및 설계 방법
    同族专利:
    公开号 | 公开日
    US20120326908A1|2012-12-27|
    US8405536B2|2013-03-26|
    CN102843319B|2015-07-01|
    CN102843319A|2012-12-26|
    TWI430627B|2014-03-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US7570182B2|2006-09-15|2009-08-04|Texas Instruments Incorporated|Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering|
    TWI502308B|2009-07-09|2015-10-01|Univ Nat Taiwan|全數位展頻時脈產生器|CN112802502A|2021-03-09|2021-05-14|湖南工学院|车载智能优盘及基于网络服务的音频内容分发方法和系统|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100121783A|TWI430627B|2011-06-22|2011-06-22|通訊系統|TW100121783A| TWI430627B|2011-06-22|2011-06-22|通訊系統|
    CN201110396762.4A| CN102843319B|2011-06-22|2011-12-02|通讯系统|
    US13/329,751| US8405536B2|2011-06-22|2011-12-19|Communication system for frequency shift keying signal|
    [返回顶部]